Роскошные отели, лазурное море, множество развлечений всё это туры в Турцию цены. . http://www.когда.москва/ Расписание движения троллейбусов Москвы. . http://www.infoton.kiev.ua/ что такое аудиограмма.
Помехоустойчивое кодирование PDF Print E-mail
Written by Administrator   
Monday, 20 August 2012 14:39

Для осуществления помехоустойчивого кодирования в стандартах IEEE 802.16e-2005, 2009 предусмотрено четыре схемы: сверточное кодирование (CC, Convolutional Coding), блочное турбокодирование (BTC, Block Turbo Coding), сверточное турбокодирование (CTC, Convolutional Turbo Coding) и кодирование с малой плотностью проверок на чётность (LDPC, Low Density Parity Check). Помехоустойчивое кодирование производится над блоками данных, размер которых определяется в зависимости от схемы кодирования, метода модуляции, количества повторений и других параметров.

Сверточное кодирование

В сетях WiMAX сверточный код с кодовым ограничением 7, представленный на рис. 2.20, является обязательным. Порождающие последовательности для данного кода (генераторы кода) имеют вид G1 = 1718 для выхода Х и G2 = 1338 для выхода Y. Такая схема помехоустойчивого кодирования имеет название “стандартный код NASA”. Номинальная скорость кода R = 1/2, применение выкалывания позволяет также получить R = 2/3 и R = 3/4 (опционально для HARQ существует вариант с R = 5/6).
Скорость кода, представленного на рис. 2.20, равна R = 1/2. Для достижения более высоких скоростей кодирования применяется выкалывание. В табл. 2.8 представлены различные схемы выкалывания исходной последовательности канальных символов на выводах X и Y и способы их объединения на выходе.
В табл. 2.8 ‘1’ — означает, что данный бит поступает на выход кодера, а ‘0’ — данный бит удаляется.

При кодировании каждого блока информационных битов осуществляется инициализация сдвигающего регистра кодера последними шестью битами блока. Процедуры формирования блоков информационных битов для кодирования и выделения слотов для них представлены в табл. 2.9 и 2.10. В них приняты следующие условные обозначения: j — параметр, зависящий от способа манипуляции и скорости кодирования, n = f\oor(NsiotsNsTc/(repetition JactorRsTcjayers)), Nsiots — количество выделенных слотов, RSTC — скорость пространственно-временного кода, repetition factor — количество повторений при кодировании повторением, RSTC layers — количество уровней c STC, k = floor(n//), m = n mod j.
Блочное турбокодирование

В схеме BTC кодируемый блок данных представляется в форме двумерной матрицы, сначала осуществляется кодирование ее строк, после чего в конец каждой добавляется бит проверки четности, затем следует кодирование столбцов с добавлением таких же битов. Таким образом, осу-ществляется двумерное расширенное Хэммингово кодирование. В зависимости от размера исходного блока данных генератор кодера описывается полиномом x4 + x1 + 1, x5 + x2 + 1 или x6 + x1 + 1. Возможные значения скорости кода равны: R = 1/2, 2/3 и 3/4.

Сверточное турбокодирование

Необязательным, но рекомендуемым к применению, в системах WiMAX является параллельный двойной бинарный сверточный турбокод. Схема определяемого стандартом IEEE 802.16e-2005, 2009 сверточного турбокодера представлена на рис. 2.21. В образующем кодере используется двойной бинарный циклический рекурсивный систематический сверточный код. Внутренние связи в этом кодере описываются следующим образом:

-    для ветви обратной связи: x3 + x1 + 1;

-    для выхода Y: x3 + x2 + 1;

-    для выхода W: x3 + 1.

На вход турбокодера поступают последовательности битов длиной k (N пар, 8 < N/4 < 1024). Биты последовательностей делятся на четные и нечетные, которые поступают на входы А и В соответственно. На первом этапе образующий сверточный кодер переводится в состояние Sc1 (см табл. 2.11), после чего осуществляется кодирование исходной последовательности без предварительного перемежения, при этом на выходах формируются подблоки канальных символов Y1 и W1. Затем образующий сверточный кодер переводится в состояние Sc2 и исходная последовательность битов кодируется еще раз, но с применением внутреннего перемежителя, при этом на выходах кодера формируются подблоки Y2 и W2. Результатом работы кодера является последовательность: А, В, Y1, Y2, W1, W2, где А, В — систематическая часть кодового слова. Таким образом, скорость кода R = 1/3.

Состояния Sc1 и Sc2 находятся из табл. 2.11 по следующему алгоритму.

1.    Перевести кодер в состояние 0. Закодировать исходную последовательность без перемежения для нахождения состояния Sc1 и с перемежени-ем для нахождения состояния Sc2. В обоих случаях кодер окажется в некотором состоянии S0N-1, где N — количество пар битов в исходной последовательности.

2.    Исходя из значения N по табл. 2.11 определить состояния Sc1 и Sc2.
Каждое состояние S рассчитывается по формуле S = 4s1 + 2s2 + s3, где si, i = 1, 2, 3 — значения битов, находящих на соответствующих позициях в сдвигающем регистре образующего сверточного кодера на рис. 2.21.